(3) Japanese Patent Application Laid-Open No. JP4-257024(1992) "Square-Root Extraction Unit"

The following is an extract relevant to the present application.

5

10

The present invention is characterized in that first operational elements 1, 2, 5 and the like consisting of an adder 55, a multiplexer 56 and the like, and second operational elements 3, 4, 6 and the like consisting of an incrementer 50, an adder 52 and the like are connected in series and in plural stages according to a bit length of a number to be square-root extracted and a bit length of a square-root extraction number.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出顧公開番号

# 特開平4-257024

(43)公開日 平成4年(1992)9月11日

(51) Int.CL\*

體別配号

庁内整理番号

技術表示箇所

G06F 7/00

7/552

B 2116-5B

8323-5B

G06F 7/00

FΙ

審査請求 未請求 請求項の数1(全 10 頁)

(21)出顯番号

特顯平3-18727

(71)出題人 000006747

株式会社リコー

平成3年(1991)2月12日 (22)出顧日

東京都大田区中馬込1丁目3番6号

(72)発明者 木虎 義嗣

東京都大田区中馬込1丁目3番6号 株式

会社リコー内


(74)代理人 井理士 青山 葆 (外1名)

## (54)【発明の名称】 関平器

#### (57) 【要約】

【目的】 計算時間が短く、回路構成が複雑とならない 関平器を提供する。

【構成】 加算器 6.5、マルチプレクサ 6.6等から構成 される第1の演算素子1, 2, 5等と、インクリメンタ 50、加算器 5.2等から構成される第2の演算業子3, 4, 6等と、を被開平数のピット長及び開平数のピット 長に応じて直列及び複数段に接続したことを特徴とす



#### 【特許請求の範囲】

被関平数を構成するビットデータあるい 【請求項1】 は0のデータ並びに反転入力データ及びキャリデータに 基づいて加算演算を行い加算結果データ及びキャリデー 夕を送出する加算器と、選択データに基づき上記加算結 果データ又は上記被開平数を構成するピットデータある いは0のデータのどちらかを第1の出力データとして送 出する第1の選択回路と、上記選択データに基づき1あ るいは0のデータのどちらかを選択し第2の出力データ として送出する第2の選択回路と、を備えた第1の演算 素子と、インクリメンタ出カデータにインクリメンタキ ャリデータをインクリメントし上配インクリメンタ出力 データ及び上記インクリメンタキャリデータを送出する インクリメンタと、該インクリメンタの反転出力データ と被関平数を構成するピットデータあるいは0のデータ あるいは出力データ並びにキャリデータに基づいて加算 演算を行い加算結果データ及びキャリデータを送出する 加算器と、選択データに基づき上記加算結果データ又は 被関平数を構成するビットデータあるいは 0 のデータあ るいは出力データのどちらかを選択し上記出力データと 20 して送出する選択回路と、を備えた第2の演算案子と、 を被開平数のビット長及び開平数のビット長に応じて直 列及び複数段に接続したことを特徴とする開平器。

# 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、関平器に関する。 【0002】

【従来の技術とその課題】 2 進数の関平演算方式とし て、例えば特公昭59-2055号公報に開示された技 術がある。即ち、被開平数の最上位ピットより下位ピッ ト方向へ各ピット毎に演算を繰り返すことで、開平値の 各ピット毎の値を求め被関平数の最下位ピットの演算が 終了した時点で最終的に関平数値が求まる。したがっ て、被関平数が例えば8ビットから構成されていれば、 関平値を求めるためには同様の計算を8回繰り返す必要 があり、計算時間が大きくなるという問題点がある。 又、上記公報に開示される開平器は、開平器の構成部分 としてシフトレジスタ等を含んでいることより、それら の動作を制御するための制御回路が必要であり回路構成 が複雑になるという問題点もある。本発明はこのような 40 問題点を解決するためになされたもので、計算時間が短 く、回路構成が複雑とならない開平器を提供することを 目的とする。

### [0003]

【課題を解決するための手段】本発明は、被関平数を構成するピットデータあるいは0のデータ並びに反転入力データ及びキャリデータに基づいて加算演算を行い加算結果データ及びキャリデータを送出する加算器と、選択データに基づき上記加算結果データ又は上記被関平数を構成するピットデータあるいは0のデータのどちらかを50

第1の出力データとして送出する第1の選択回路と、上 記選択データに基づき1あるいは0のデータのどちらか を選択し第2の出力データとして送出する第2の選択回 路と、を傭えた第1の演算案子と、インクリメンタ出力 **データにインクリメンタキャリデータをインクリメント** し上記インクリメンタ出力データ及び上記インクリメン タキャリデータを送出するインクリメンタと、嵌インク リメンタの反転出力データと被関平数を構成するピット データあるいは0のデータあるいは出力データ並びにキ ャリデータに基づいて加算演算を行い加算結果データ及 びキャリデータを送出する加算器と、選択データに基づ き上記加算結果データ又は被関平数を構成するビットデ ータあるいは 0 のデータあるいは出力データのどちらか を選択し上記出力データとして送出する選択回路と、を 備えた第2の演算素子と、を被開平数のピット長及び開 平数のピット長に応じて一あるいは複数個直列に接続し てなる段を複数段に接続したことを特徴とする。

2

[0004]

【作用】このように構成することで、第1の演算素子及び第2の演算素子にて構成される各段から関平数を構成する各ピットデータが送出され、各ピットデータの算出演算毎にそれぞれ独自の演算時間を有する。又、第1及び第2の演算素子にはレジズタ、シフタ等の動作制御を必要とする素子を含んでいないので、上記演算素子は関平器の回路構成が複雑化しないように作用している。

[0005]

【実施例】本発明の関平器の一実施例における構成を被関平数のピット数がAOないしA7より構成される8ピットである場合を例に図1に示す。尚、図1には本実施のの関平器全体の構成を示し、枠アにて囲まれる演算素子1ないし13について部分拡大したものを図2に示し、枠イにて囲まれる演算素子15ないし19、23ないし26、32ないし34、42及び43について部分拡大したものを図3に示し、枠ウにて囲まれる演算素子14、20ないし22、27ないし31、35ないし41について部分拡大したものを図4に示す。尚、図2ないし図3において、各演算素子間の接続の対応関係を"あ"ないし"ね"にて示している。

【0006】演算素子3、4、6ないし8、10ないし 13、15ないし19、21ないし26、28ないし3 4、36ないし43のそれぞれは、図5に示すようにI CI端子にインクリメントキャリー入力データICI、 DCI端子にデータキャリー入力データDCI、DI端 子には被関平数のピットデータに相当する入力データD I、II端子にインクリメント入力データII、SI端 子に出力データ選択データSIのそれぞれが入力され、 これらの入力データに基づき関平演算を行い、ICO端 子よりインクリメントキャリー出力データICO、DC の端子よりデータキャリー出力データDCO、IO端子 よりインクリメント出力データIO、DO端子より出力

3

データDOをそれぞれ出力する。 尚、演算案子によって はインクリメントキャリー出力データ I CO及び出力デ ータDOを外部へ出力しないものもある。

【0007】上述した演算素子3等の具体的な構成は、 図6に示すようにインクリメンタ 5 0、インパータ 5 1、フルアダー 5 2、マルチプレクサ 5 3 から構成され る。 インクリメンタ 5 0 は、インクリメント入力データ II及びインクリメントキャリー入力データICIが供 給され、インクリメント入力データIIのインクリメン トを行ない、その結果におけるキャリーデータであるイ ンクリメントキャリー出力データICOと結果データで あるインクリメント出力データIOとを送出する。 フル アダー 6 2 は、インパータ 5 1を介することで反転した インクリメント出力データIOが供給され、入力データ DI及びデータキャリー入力データDCIが供給され、 これら供給データの加算を行いデータキャリー出力デー タDCOと加算結果(いわゆるサム)を送出する。 マル チプレクサ53は、上記加算結果と上記入力データDI とが供給され、これらのどちらかを供給される出力デー 夕選択データSIにて選択し送出する回路であり、供給 *20* される出力データ選択データSIが0であれば入力デー **夕DIを出力し、出力データ選択データSIが1であれ** ば上記加算結果を出力する。

[0008] 演算素子1, 2, 5, 9, 14, 20, 2 7, 35のそれぞれは、図7に示すようにDCI端子に データキャリー入力データDCI、DI 端子には被開平 数に相当する入力データD I 、D I ' 端子に入力データ DI'、SI 蟾子及びSI' 蟾子に出力データ選択デー タSI及びSI'のそれぞれが入力され、これらの入力 データに基づき開平演算を行い、DCO端子よりデータ キャリー出力データDCO、IO嫡子よりインクリメン ト出力データ I O、DO端子より出力データDOをそれ ぞれ出力する。

【0009】上述した演算素子1等の具体的な構成は、 図8に示すように、インパータ54、フルアダー55、 マルチプレクサ 5 6 及びマルチプレクサ 5 7 から構成さ れる。 フルアダー 5 5は、インパータ 5 4を介すること で反転した入力データDI'、入力データDI及びデー タキャリー入力データDCIが供給され、これら供給デ ータの加算を行いデータキャリー出力データDCOと加 40 算結果とを送出する。マルチプレクサ56は、上配加算 結果と上記入力データDIとが供給され、これらのどち らかを供給される出力データ**選択**入力データSIにて**選** 択し出力データDOとして送出する回路であり、供給さ れる出力データ選択データSIがOであれば入力データ DΙを出力し、出力データ選択データSΙが1であれば 上記加算結果を出力す。マルチプレクサ57は、供給さ れる"1"及び"0"のデータのいづれかを上配出力デ ータ選択データSIと同一データである選択データS I'にて選択しインクリメント出力データIOとして送 50 子3bは演算素子4のDCI端子4aに接続され、DO

出する回路であり、選択データSI'が0であればイン クリメント出カデータとして O を送出し、**選択デ**ータS I' が1であればインクリメント出力データとして1を 送出する。尚、演算素子 1 等において、入力データD I'は1に固定され、データキャリー入力データDCI も1に固定されている。

[0010] 図1ないし図4を参照し本実施例の構成を 説明する。被開平数が8ピットであり開平数も8ピット にて出力する場合、関平数のピットデータであるQ0な いしQ7は、ピットデータQ0が演算素子1より送出さ れ、ピットデータQ1ないしQ7が演算素子群より送出 される。即ち、図1に示すように、1段目に配列される 演算素子1よりピットデータQ0が送出され、2段目に 配列される**演算素子2ないし4にてピットデー**タQ1が 送出され、3段目に配列される演算素子5ないし8にて ビットデータQ2が送出され、以下図示の如く各段に演 算案子が配列され関平数のピットデータQ3ないしQ7 を送出する。このように複数段に演算素子を配列し本実 施例の開平器を構成している。さらに詳しく開平器の構 成を以下に説明する。

【0011】図2に示すように、1段目に配置される検 算索子1のDCI端子1aには上記データキャリー入力 データDCIとして1が供給され、DI端子1dには上 記入力データD I として被関平数Aの最下位ビットデー タA 0 が供給され、D I ′ 端子 1 c には上紀入力データ DI'として1が供給される。上記データキャリー出力 データDCOが送出されるDCO端子1bは、開平数の 最下位ピットデータQ0の出力端子に接続されるととも に、SI端子1g及びSI'端子1hに接続され、デー タキャリー出力データDCOは出力データ選択データS I, SI' として演算素子1に供給されことになる。 又、上記出カデータDOを送出するDO端子1eは、関 平値のピットデータQ1を送出する2段目に配列される 演算素子4のDI端子4dに接続され、上記インクリメ ント出力データIOを送出するIO端子1fは、上記2 段目に配列される演算素子3のII端子3c及びICI 端子3iに接続される。

【0012】2段目について、演算素子2には上述した 演算素子1と同様に、DCI嫡子2aには1が供給さ れ、DI増子2dには被開平数AのピットデータA2が 供給され、DI' 端子2cには1が供給される。DCO 蝎子2bは、演算素子3のDCI端子3aに接続され、 DO端子2eは、関平値のピットデータQ2を送出する 3 段目に配列される演算素子7のD I 端子7 dに接続さ れ、IO端子2fは、上記3段目に配列される演算素子 6のII増子6c及びICI増子6iに接続される。

[0013] 演算素子3において、DI増子3dには被 開平数AのピットデータA1が供給され、ICO始子3 hは演算素子4のICI端子41に接続され、DCO端

端子3eは3段目に配列される演算案子8のDI端子8 dに接続され、IO端子3fは演算案子7のII端子7 cに接続される。

【0014】 演算素子4において、II 端子4 cには0が供給され、DCO端子4 b は関平数のピットデータQ1の出力端子に接続されるとともに、2 段目に配列される各演算案子2,3,4のSI端子2g,3g,4g及び演算案子2のSI、端子2 h に接続され、演算案子4より送出されるデータキャリー出力データDCOは出力データ選択データSI,SI、として演算案子2,3,4に供給されことになる。IO端子4 f は演算案子8のII端子8 c に接続される。尚、演算案子4ではICO端子及びDO端子はいずれにも接続されない。

【0015】3段目について、演算素子5には上述した 演算素子1,2と同様に、DCI端子5 aには1が供給 され、DI端子5 dには被関平数AのビットデータA4 が供給され、DI、端子5 cには1が供給される。DC の端子5bは、演算案子6のDCI端子6 aに接続され、DO端子5eは、関平値のビットデータQ3を送出 する4段目に配列される演算素子11のDI端子11d に接続され、IO端子5 fは、上記4段目に配列される 演算素子10のII端子10c及びICI端子10iに 接続される。

【0016】演算素子6において、DI端子6dには被 関平数AのピットデータA3が供給され、ICO端子6 hは演算素子7のICI端子7iに接続され、DCO端 子6bは演算素子7のDCI端子7aに接続され、DO 端子6eは4段目に配列される演算素子12のDI端子 12dに接続され、IO端子6fは演算素子11のII 端子11cに接続される。

【0017】演算素子7において、ICO端子7hは演算素子8のICI端子81に接続され、DCO端子7b

は演算素子8のDCI端子8aに接続され、DO端子7 eは4段目に配列される演算素子13のDI端子13d に接続され、IO端子7fは演算素子12のII端子1 2cに接続される。

6

【0018】 演算素子8において、DCO端子8 b は開 平数のピットデータQ2の出力端子に接続されるととも に、3段目に配列される各演算素子5ないし8のSI端子5gないし8g及び演算素子5のSI' 端子5h に接続され、演算素子8より送出されるデータキャリー出力 プータDCOは出力データ選択データSI, SI'として演算素子5ないし8に供給されことになる。IO端子8fは演算素子13のII端子13cに接続される。 尚、演算素子8ではICO端子及びDO端子はいずれにも接続されない。

[0019] 以下同様にして4段目から8段目を構成する各演算案子が接続される。尚、5段目から8段目までにおいて、5段目に配列される演算案子15のDI端子にはピットデータA7が供給されるがそれ以外の演算案子14,20,21,27,28,35,36のDI端20子には、0が供給される。

【0020】以上にて本関平器が構成される。このように構成される関平器の動作を以下に説明する。尚、本実施例の関平器の関平動作は滅算シフト法の一種であり、被関平数の平方根値を上位桁より順に求めて行くものである。例えば被関平数Aが(A0, A1, A2, A3, A4, A5, A6, A7)の8ビットからなる1.1010101である場合を例に、図1ないし図8及び図9ないし図29を参照し「表1」に従い説明する。尚、各図において同じ符号、記号については同じものを用いている。

30 [0021]

【表1】

	こ1場子81に接続され、1	フルアダー	マルチプレクサ	平方
数	インクリメンター	77079 DC0=1	マルチプレクサ	
æ		1-40 -) 1 3:0	56 Q マルチブレクサ 57 1 マルチブレクサ	1_
段目	+) 1 10	0 10 10 1	56 マルサブレクサ 57 マルサブレクサ 0	D
28	100 +) 0 100	1010-M -) 1001 ::::::::::::::::::::::::::::::::::	86 001 マルチブレクサ 57 マルチブレクサ	1
88	1001 +> 1 1010	00110-45 -)10101 m10001	56 0110 マルチブレクサ 57 0	_   0
段目	10100 +) 0 10100	011010 -) 101001 -011001	56 11010 マルチプレクサ 57 0	
2日	101000 +) 0 101000	1101000 -) 1010001 50010111	マルチプレクサ 56 マルチプレクサ 57	
投目	1010001	01011100 -)1010101 -)1010111	マルチプレクサ 56 101111 マルチプレクサ 57	00
段目	1010010	101110000 -) 101001001		

【0022】1段目の演算素子1において、図9に示すようにフルアダー55にはDI端子1dを介して被関平数の最上位ピットのデータA0である1が供給され、一方、DCI端子1aには1のデータが供給されDI'端子1cに供給される1のデータがインパータ54を介して供給されることより、フルアダー55は結果的に図10に示すように1ピット減算器として動作しDI端子入力データからDI'端子入力データの減算演算を行う。この減算結果であるsum(1)の値は、表1内の初段に示すように0(2進数である。以下特配しない限り2進数を10示す。)となり、sum(1)のデータは図8及び図11に示すようにマルチプレクサ56へ送出する。

[0023] 尚、フルアダー55は、入力データについ て減算液算が実行できた場合には1のデータを、実行不 可の場合には0のデータをDCO端子1 bから送出し、 今、DCO端子1bからはデータキャリー出力データと して1のデータが送出される。又、上記データキャリー 出力データDCOは関平数の最上位ピットデータQOと なり、表1に示す"平方根"の欄の初段に示すようにそ の値は1となる。さらに、データキャリー出力データD 20 COは、出力データ選択データSI及びSI'となり、 マルチプレクサ 5 6 及びマルチプレクサ 5 7 にそれぞれ 供給される。尚、初段には演算素子1のみが配列されて いるのでDCO婚子より送出される減算演算の可否を示 すデータは演算素子1より送出されたが、2段目以降で は同一段に複数の演算案子が配列されるので、上記減算 演算可否を示すデータは関平数のピットデータを送出す る、各段の最尾の演算素子より送出されたデータにて減 算演算可否を判断する。又、表 1 の各段のフルアダの欄 において、点線で囲んだデータが上記減算演算可否を示 30 すデータを示している。

【0024】マルチプレクサ56には、図11に示すようにフルアダー55が送出するsum(1)のデータである0のデータとDI端子1dへの供給データである1のデータとが供給され、図12に示すように1ビットマルチプレクサとして動作し、マルチプレクサ56は選択データSIが1であるから上記滅算結果である0のデータをDO端子1eを介して2段目に配列される演算素子4のDI端子4dに送出する。

【0025】一方マルチプレクサ57は、図13に示す 40 ようにSI'入力端子1hに入力される選択データSI'が1であることより供給データの内、1のデータを選択しこれをIO端子1fを介して2段目に配列される演算素子3のII端子3cとICI端子3iに送出する。

【0026】2段目には、演算案子2ないし4が配列されるが最初に演算案子3及び4に設けられるインクリメンタ50の動作について説明する。図14に示すように演算案子3のインクリメンタ50-3にはII端子3cを介して演算案子1のIO端子1fより1のデータが供 50

8

【0027】演算素子2ないし4に設けられるフルアダ において、図16に示すように演算素子2のフルアダ5 5 - 2には、D I ' 端子2 c 及びインパータ 5 4 - 2 を 介して1のデータが、DI端子2dを介して被関平数の ビットデータであるA2が、DCI端子2aを介して1 のデータがそれぞれ供給され、 演算素子3及び4のフル アダ52-3及び52-4には、DI端子3dを介して 被関平数のビットデータであるA 1 が供給され、上述し たインクリメンタ50-3及び50-4の出力データで ある 1 及び 0 のデータがそれぞれインパータ 5 1-3、 51-4を介して供給され、演算素子1のDO端子1e から送出された0のデータが端子4dを介してそれぞれ 供給される。又、各フルアダ55-2、52-3、52 -4の間ではキャリテータの入出が行われる。 よって、 フルアダ55-2、52-3、52-4は、図17に示 すように3ピットデータを処理する加算器と考えられ、 さらにインパータ51-3、51-4、54-2を省く と図18に示すように3ピットデータを処理する減算器 と考えることができ、フルアダ55-2、52-3、5 2-4は、上述の端子符号で説明すると(4 d. 3 d. 2 d) - (4 f、3 f, 2 c) の演算、データにて説明 すると表1の2段目のフルアダの欄に示すように(0 1 0) - (101) の演算を実行する。

【0028】 該演算の場合、減算が行えないことより、フルアダ52-4が設けられる演算素子4のDCO端子4 bからは0のデータが送出され、この0のデータは関 平数のピットデータQ1となり、表1に示す "平方根"の欄の2段目に示すようにその値は0となる。さらに、データキャリー出力データDCOは、出力データ選択データSI及びSI'となり、演算素子2ないし4のマルチプレクサ53、56あるいはマルチプレクサ57にそれぞれ供給される。

【0029】図19に示すように演算素子2に設けられたマルチプレクサ56-2には、フルアダ55-2の出力データであるsum(2)とDI端子2dより被関平数のピットデータA2とが供給され、演算素子3に設けられたマルチプレクサ53-3には、フルアダ52-3の出力データであるsum(3)とDI端子3dより被関平数のピットデータA1とが供給され、演算素子4に設けられたマ

ルチプレクサ53-4には、フルアダ52-4の出力データであるsum(4)と演算素子1のDO端子1eよりデータsum(1)とがそれぞれ供給される。

[0030] これらのマルチプレクサ56-2、53-3及び53-4のSI端子2g, 3g, 4gにはともに 0 のデータが供給される。よって、マルチプレクサ5 6 - 2 、 5 3 - 3 及び 5 3 - 4 は、図 2 0 に示すように 3 ビットのデータを処理するマルチプレクサと考えられ、 **該マルチプレクサは (sum(2)ないしsum(4)) のデータ** と、蝎子4d、3d,2dに供給される(sum(1),1, 0) のデータとのいずれかを出力データ選択データによ り選択する。上述したように出力データ選択データは0 であることより骸マルチプレクサは (sum(1), 1, 0) のデータを選択する。尚、演算素子4のDO端子は設け られていないので該端子に送出される8皿(1)のデータは 出力されず、該マルチプレクサより送出されるデータは 表1の2段目のマルチブレクサの欄に示すように1及び 0のデータである。即ち、演算素子2のDO端子2eよ り0のデータが送出され、演算素子3のDO端子3eよ り1のデータが送出される。

【0031】又、演算案子2に散けられるマルチプレクサ57-2には、図21に示すように端子2hには上述した出力データ選択データである0のデータが供給されることより、表1の2段目の、マルチプレクサの欄に示すように0のデータが演算案子2のIO端子2fより送出される。

【0032】3段目には、複算素子5ないし8が配列さ れるが最初に演算素子6ないし8に設けられるインクリ メンタ50の動作について説明する。 図22に示すよう に演算素子6のインクリメンタ50-6にはII端子6 c を介して演算素子2のIO端子2 f より0のデータが 供給され、演算素子7のインクリメンタ50-7には演 算素子3のIO端子3fからII端子7cを介して0の データが供給され、演算素子8のインクリメンタ50-8には液算素子4のIO婚子4 fからII端子8cを介 して1のデータが供給される。又、演算素子6のICI 端子61を介して演算素子2のIO端子2fより0のデ 一夕が供給される。 よってインクリメンタ 5 0 - 6 ない し50-8は、図23に示すように3ピットのデータを 処理するインクリメンタとなり、端子符号にて説明する と (8 c, 7 c, 6 c) + 6 i の演算、データで説明す ると表1の3段目のインクリメンタの欄に示すように (100) +0の演算を行う。これらのインクリメンタ 50-6ないし50-8から送出されるデータは後述す るフルアダ52へ供給される。

【0033】演算案子5ないし8に設けられるフルアダ において、図24に示すように演算案子5のフルアダ5 5-5には、DI' 端子5c及びインパータ54-5を 介して1のデータが、DI端子5dを介して被関平数の ピットデータであるA4が、DCI端子5aを介して1

のデータがそれぞれ供給され、演算案子6ないし8のフ ルアダ52-6ないし52-8には、DI端子6dを介 して被関平数のピットデータであるA3が供給され、上 述したインクリメンタ50-6ないし50-8の出力デ ータである1,0,0のデータがそれぞれインパータ5 1-6ないし51-8を介して供給され、演算案子2の DO端子2eから送出された0のデータが端子7dを介 してそれぞれ供給され、演算素子3のDO端子3eから 送出された1のデータが端子8 dを介してそれぞれ供給 される。又、各フルアダ55-5、52-6ないし52 10 - 8 の間ではキャリデータの入出が行われる。 よって、 フルアダ55-5、52-6ないし52-8は、図25 に示すように4ピットのデータを処理する加算器と考え られ、さらにインパータ51-6ないし51-8、54 - 5を省くと図26に示すように4ピットデータを処理 する滅算器と考えることができ、フルアダ55-5、52-6ないし52-8は、上述の端子符号で説明すると (8d, 7d, 6d, 5d) - (8f, 7f, 6f, 5 c) の演算、データにて説明すると表1の3段目のフル 20 アダの欄に示すように(1010)-(1001)の演 算を実行する。

【0034】 酸液算の場合、減算は可能であるから、フルアダ52-8が設けられる液算素子8のDCO端子8bからは1のデータが送出され、この1のデータは関平数のピットデータQ2となり、表1に示す平方根の欄の3段目に示すようにその値は1となる。さらに、データキャリー出力データDCOは、出力データ選択データSI及びSI'となり、演算素子5ないし8のマルチプレクサ53、56あるいはマルチプレクサ57にそれぞれ供給される。

【0035】図27に示すように演算素子5に設けられたマルチプレクサ56-5には、フルアダ55-5の出力データであるsum(5)とDI端子5dより被隅平数のピットデータA4とが供給され、演算素子6に設けられたマルチプレクサ53-6には、フルアダ52-6の出力データであるsum(6)とDI端子6dより被隅平数のピットデータA3とが供給され、演算素子7に設けられたマルチプレクサ53-7には、フルアダ52-7の出力データであるsum(7)と演算素子2のDO端子2eよりデータsum(2)とが供給され、演算案子8に設けられたマルチプレクサ53-8には、フルアダ52-8の出力データであるsum(8)と演算素子3のDO端子3eよりデータsum(3)とがそれぞれ供給される。

[0036] これらのマルチプレクサ56-5、53-6ないし53-8のSI端子5gないし8gには、出力データ選択データとしてともに1のデータが供給される。よって、マルチプレクサ56-5、53-6ないし53-8は、図28に示すように4ピットのデータを処理するマルチプレクサと考えられ、該マルチプレクサは(sum(8)ないしsum(5))のデータと、端子8d、7d,

50

6 d, 5 dに供給される (sun(3), sun(2), 1, 0) のデータとのいずれかを出力データ選択データにより選択する。上述したように出力データ選択データは1であることより該マルチブレクサは (sun(8), sun(7), sun(6), sun(5)) のデータを選択する。尚、演算素子8のDO場子は設けられていないので該場子に送出されるsun(8)のデータは出力されず、該マルチブレクサより送出されるデータは表1の3段目のマルチブレクサの欄に示すように001のデータである。即ち、演算案子6のDO端子5eより1のデータが送出され、演算案子7のDO端子6eより0のデータが送出され、演算案子7のDO端子7eより0のデータが送出され、演算案子7のDO端子7eより0のデータが送出され。

【0037】又、演算来子5に散けられるマルチプレクサ57-5には、図29に示すように端子5hには上述した出力データ選択データである1のデータが供給されることより、表1の3段目の、マルチプレクサの棚に示すように1のデータが演算来子5のIO端子5fより送出される。

【0038】以下同様に8段目に配列される演算素子ま で順に演算が実行される。上記の説明のように本簡平器 20 も1段目から8段目にかけて計算が順を追って行なわれ るが、従来の開平器においては上述したように被関平数 の各ピット毎に計算が順を迫って実行され各ピットの計 算実行時間は、構成ピットデータの内、1ピットの計算 に最も長くを要する場合を見込み構成部分の動作を制御 している関係上、例えば8ピットからなる数値の計算で は1ビット毎に一律に計算時間を20ナノ秒に設定し動 作制御しており上記数値の全ピットを計算するためには 160 (=20×8) ナノ砂必要である。一方、本実施 例による関平器では、レジスタやシフタ等の動作制御を 30 要する構成部分が含まれていないので従来例のように 1 ビット当たりの計算時間を設定する必要がない。 したが って、8ピットのすべての計算時間について20ナノ秒 を要した場合はともかく、例えば1段目が2ナノ秒、2 段目が4ナノ秒、3段目が6ナノ秒、4段目が10ナノ 秒、5段目が12ナノ秒、6段目が15ナノ秒、7段目 が18ナノ砂、8段目が20ナノ砂にて計算が実行され た場合には合計計算時間は87ナノ秒となるように、通 常各ピットにおいて20ナノ秒より短い時間で計算が終 了するので、本従来例の開平器は従来の開平器に比べ開 40 平計算を格段に高速に処理することができる。又、上述 した開平器には従来の開平器のようにレジスタやシフタ が含まれていないのでこれらの動作を制御するための制 御回路を開平器に設ける必要が無いので回路構成を簡素 化することができる。又、被関平数のビット長に合わせ て演算案子数を変化させれば良く任意のピット長の開平 器を容易に構成することができる。

[0039]

【発明の効果】以上詳述したように本発明によれば、演算素子にはレジスタやシフタ等の動作制御を要する素子 50

を含んでいないことより、関平数のそれぞれのビットデータの演算時間について従来技術のように最も長い演算時間を有するビットデータの演算時間に他のすべてのビットデータの演算時間を一様に合わせる必要がなく、各ビットデータ毎に独自の演算時間にてすべてのビットデータの関平演算を実行することができ、従来の関平器に比べ関平演算処理時間を大幅に短縮することができる。又、演算素子にはレジスタやシフタ等の動作制御を要する素子を含んでいないので、関平器全体として回路構成が複雑化しない。

12

# 【図面の簡単な説明】

【図1】 本発明の開平器の一実施例を示すプロック図である。

【図2】 図1に示す枠アに対応する部分拡大図である。

【図3】 図1に示す枠イに対応する部分拡大図である。

【図4】 図1に示す枠ウに対応する部分拡大図である。

7 【図 5】 図 1 に示す演算素子の一単位を示す図である。

【図 6 】 図 5 に示す演算案子の構成を示すプロック図 である。

【図7】 図1に示す演算素子の一単位を示す図である。

【図8】 図7に示す演算案子の構成を示すプロック図である。

【図9】 演算素子1に設けられるフルアダを示すプロック図である。

【図 1 0】 図 9 に示すフルアダの動作を説明するため のフルアダのブロック図である。

【図 1 1】 演算素子 1 に設けられるマルチプレクサを 示すプロック図である。

【図12】 図11に示すマルチプレクサの動作を説明 するためのマルチプレクサのプロック図である。

【図 1 3】 演算素子 1 に設けられる他のマルチブレク サを示すプロック図である。

【図14】 演算素子3及び4に設けられるインクリメンタの構成を示すプロック図である。

② 【図15】 図14に示すインクリメンタの動作を説明するためのインクリメンタのプロック図である。

【図 1 6】 演算素子 2 ないし 4 に配けられるフルアダ の構成を示すプロック図である。

【図 17】 図 16に示すフルアダの動作を説明するためのフルアダのプロック図である。

【図18】 図16に示すフルアダの動作を説明するためのフルアダのプロック図である。

【図19】 演算素子2ないし4に設けられるマルチブレクサの構成を示すプロック図である。

の 【図20】 図19に示すマルチプレクサの動作を説明

するためのマルチプレクサのプロック図である。

【図21】 演算素子2に設けられる他のマルチプレク サの構成を示すプロック図である。

【図22】 演算素子6ないし8に設けられるインクリ メンタの構成を示すプロック図である。

【図23】 図22に示すインクリメンタの動作を説明 するためのインクリメンタのプロック図である。

【図24】 演算素子5ないし8に設けられるフルアダ の構成を示すプロック図である。

【図25】 図24に示すフルアダの動作を説明するた 10 1ないし43…演算案子。 めのフルアダのブロック図である。

14 【図26】 図24に示すフルアダの動作を説明するた めのフルアダのブロック図である。


【図27】 演算案子5ないし8に設けられるマルチブ レクサの構成を示すプロック図である。

図27に示すマルチプレクサの動作を説明 [図28] するためのマルチプレクサのプロック図である。

【図29】 演算案子5に設けられる他のマルチプレク サの構成を示すプロック図である.

【図6】

【符号の説明】



【図2】 DCI [数9] [図11] sum(1)

